标签：ddr3

2016-07-20SITARA_ARM阅读(149)赞(0)

TI 工程师你好： AM3352板子的DDR3L 校验优化是，遇到问题具体如附件所示，Byte0的 DDR_CK Trace ＜DDR_DQSx trace，bute1的DDR_CK Trace ＞DDR_DQSx trace， 请问下 该...

2016-07-11C6000_Multicore阅读(158)赞(0)

背景：图像处理，将一副图像从DDR读到片内处理 1.由核0通过EDMA读DDR图像数据到MSM（0x0c000000~0x0c000000+720*960*4)，然后核0~7通过memory browse存成文件，发现只有核0的数据不对，其...

2016-06-22C6000_Multicore阅读(262)赞(0)

大家好！ 自己的2C6678板卡，每片外挂2GB的DDR3，现在遇到一个问题，写地址0x80000000~0xB0000000,会同时写0xC0000000~0xF0000000，好像两个区间相互映射了一样，请问有没有遇到过这个问题的，如何...

2016-06-12C6000_Multicore阅读(335)赞(0)

07核做完算法操作，共享区地址0X0C2973A4数据是0x123456，进了L1Dcache，然后进行wbInv操作，在cache窗口里看到数据确实是not valid。 此时，06核对地址0X0C2973A4清零。然后在07核看到地址0...

2016-06-03C6000_Multicore阅读(409)赞(0)

关于C6678的DDR3测试（基于Keystone1_Memory的Memory_Test例程） 1、测试中出现以下错误，但其他测试都正常，什么原因导致？（测试结果详附件） Memory Test fails at 0x80000...

2016-02-25C6000_Multicore阅读(325)赞(0)

1、硬件平台：TMS320C6678 + MT16KTF1G64HZ-1G6；2、时钟配置：Core CLK 100MHz，DDR CLK  100MHz；DDR3工作在13333、布线说明：TMS320C6678 至SODIMM...

2016-02-01C6000_Multicore阅读(245)赞(0)

C6657，两片MT41J128M16HA-125 DDR3，附件有电路图，还请查阅。 使用版上的Keystone1_DDR3_Spreadsheet.zip工具配置，有的参数搞不懂就猜，试了很久，CPU访问可以，EDMA不行。感觉也不是办...

2016-01-21SITARA_ARM阅读(293)赞(0)

请教一下，为何我使用CC6+XDS200 开发调试AM3352，程序正可以正常进入调试，但是运行速度特别慢呢？利用示波器捕抓IO的波形，一个变量初始值720000减减为0居然要570ms这是什么情况呢？使能MMU和CACHE之后，是300m...

2016-01-12C6000_Multicore阅读(317)赞(0)

Queue Management、Queue Proxy Regions和Queue Peek Region几个寄存器的主要区别是什么？ 我看到手册上介绍的 Queue N Register A和Queue N Register B功能好像...