TI中文支持网目的：单极性PWM信号（FPGA产生1.6MHz/3.3V）衰减到-95mV~-105mV单极性脉冲，输出阻抗50欧姆。
思路：参考TI的应用手册《sloa058.pdf》衰减电路设计，采用运放OPA835/836/837使用tina-ti进行仿真。如下图所示。
问题：设计思路是否正确，TI是否有针对PWM/方波/脉冲放大运放，有没有更好的解决方案？输出阻抗50欧姆直接在运放信号输出引脚串联50欧姆电阻（如图R4）吗？
Amy Luo：
您好，
运放放大PWM/方波/脉冲信号主要看带宽和压摆率参数，小信号的处理就看带宽了，带宽越宽保留的高次谐波越多，看运放输出信号的陡度是否满足设计要求。
Kailyn Chen：
利用比例运放进行衰减是可行的，但对于运放的一个参数，压摆率来说，定义SR=deltaV/deltaT，只有当delta T为无穷小的时候，SR才会无穷大，即为斜率最大，波形为方波，所以这是您仿真看到的方波波形总会有斜率存在的原因，那么在选择运放的时候，就要选择SR尽量大的。
rui yang：
回复 KW X:
你好谢谢你的建议你觉得应该怎么设计比较合理？输出阻抗50欧姆直接在运放信号输出引脚串联50欧姆电阻（如图R4）这样行吗，有没有更加合理的解决办法。
rui yang：
回复 Kailyn Chen:
谢谢你，在设计时我已经尽量选择SR大的，如上图设计的电路合理吗，原始PWM信号边沿达到25ns，通过如上仿真是满足要求的，只是这个输出阻抗50欧姆直接在运放信号输出引脚串联50欧姆电阻（如图R4）是合理的解决办法吗？
Amy Luo：
运放的输出阻抗与频率有关系，参考数据手册图13；
要求输出阻抗50欧姆，后端是带什么负载要求
应用手册sloa058.pdf可以给附个链接吗
rui yang：
回复 Amy Luo:
1，衰减电路参考的手册链接 https://wenku.baidu.com/view/a834dd3f5727a5e9856a617c.html 中 2.2章节 Figure 5. Inverting Attenuation Circuit。如下图
2，请教一个关于运放阻抗匹配问题，如下图，R4匹配的是传输线的阻抗，消除反射，R5的作用是什么，是让输出阻抗50欧姆吗？参考TI论坛（e2echina.ti.com/…/83521）中描述。
