LMK04821 reference clock input problem

Is it possible to use one of clkin0 / 1/2 as a reference clock input for single-phase-locked loop mode?

THX

Kailyn Chen：

可以，看下datasheet Figure10 的内部架构，可以看到内部集成MUX, 即使CLKIN0，1，2都有输入，也需要通过PIN CLKin_SEL1和CLKin_SEL1引脚来配置这三个通道哪个是active的。

gao song：

回复 Kailyn Chen:

在使用单个pll时，如果我想采用内部的VCO0/1，那么我看datasheetFigure10的内部架构我只能使用pll2，而 clkin0/1/2中只有clkin1复用管脚可以通过FB_MUX进入pll2_MUX，进而可以利用pll2使用内部的VCO产生想用的频率输出，，请教一下我这样理解是否正确？？也就是说我想利用LMK04821设计成单pll的，只可以使用PLL2，而PLL2的参考频率可以为OSCin和clkin1.对内部架构的理解是否正确 望指教下 。

谢谢