TI中文支持网TMS320C6678: DDR3控制器高强度写DDR3操作异常
Part Number:TMS320C6678 我们的设计： DSP使用TMS320C6678，DDR3颗粒使用MT41K512M16-125,组成64bit位宽，8GB容量内存组（双rank形式，正反面各4片）。 测试软件： DDR3主频...
标签：ddr3
AM3359: 配置DDR3时通过仿真器计算疑似不收敛
Part Number:AM3359 配置 DDR3 的时候，进入 CCS 使用仿真器连接，用 AM335x EMIF Tools 提供的 sprack4 中的 gel 文件（AM335x_forSlaveRatio.g...
关于AM3352 DDR3 soft leveling的问题
硬件：自己的板子AM3352 DDR3: MT41K256M16TW-107 IT:P SDK: 问题：有时候在start kernel…之后没有任何输出， 有时候start kernel…有输出，但可能卡...
ＤＤＲ３初始化问题求助
我们自己的硬件版用的DDR3是MT41K256M16HA -125 现在ＤＤＲ３一直读写有问题 数据是乱的 ＰＨＹ寄存器里面已经生成文件但是这个 Register Calc 里面黄标的不知道怎么填写 比如说T_WR，T_...
DSP6678 DDR3初始化问题
有个DDR3初始化的疑问想请教下： 我们自己的硬件版，使用的DDR3是MT41K256M16HA TI提供的6678 DDR3参数计算表格里有一些参数是标黄的了，这些需要硬件设计师提供，但是查看我们硬件发现6678管脚和DDR3都没有CK_...
EVMK2H板可以将2G的DDR3升级到4G使用吗？？
EVMK2H板可以将2G的DDR3升级到4G使用吗？？ Shine： 可以，K2H最大支持8GB。请参考下面的帖子。 e2e.ti.com/…/296575
C6678 8 核 group下载程序时核3异常
C6678 8 核做一个group，，只有一个工程，编译后下载.out文件程序，所有测试代码都全部在L2中运行， 8个核Core0-Core7中的 Core3总是出现异常，其他几个核都正常load program。 1； Core...
C6670 多工程 共用core0 以太网bootload
各位大神，请问：(本文中所使用的是以太网的boot模式) 我有两个工程文件，假设工程文件1为：BSL6670(编译后生成一个.out文件)；工程文件2为：PUSCH_rx(编译后生成另一个.out文件)；其中这两个工程文件都是在同一块dsp...
Xilinx Virtex6与C6678 DSP+ DAC +ADC+ DDR3 6U OpenVPX信号采集回放板
VPX613是一款基于6U OpenVPX总线架构的超高速信号采集、处理、回放板卡，该板卡包括1片单通道5.2Gsps DAC（可选兼容4Gsps版本），1片单通道5Gsps ADC（...
AM437x板子上如何使用AM437x GELs.zip中的.del文件测试
您好， 我使用的CPU是am4378，DDR是2片DDR3L，自己画的板子，马上就要出来了，但是听说DDR部分需要H/W leveling来获取最佳的DDR PHY寄存器的值，我查看了相关的帖子，也看了http://processors.w...