CDCE62005: 掉电后重新上电会失锁
Part Number:CDCE62005 我的CDCE62005能够正常配置和输出,但掉电后再重新上电,PLL_LOCK会变成锯齿状,不是稳定高电平了,输出频率也会不准确。 这时我需要重新手动对VCO做校准才会恢复正常。但一旦掉电再上电又...
Part Number:CDCE62005 我的CDCE62005能够正常配置和输出,但掉电后再重新上电,PLL_LOCK会变成锯齿状,不是稳定高电平了,输出频率也会不准确。 这时我需要重新手动对VCO做校准才会恢复正常。但一旦掉电再上电又...
Part Number:CDCE62005 很希望能请教一下CDCE62005的读取寄存器命令应当怎样写。 根据芯片手册,当我想要读寄存器1,我应当用MOSI发送“E1_00_00_00”对吗? 我使用ft4232h...
Part Number:CDCE62005 我注意到芯片的默认工作情况为下图所示: 我现在使用AUX_IN输入25MHz单端时钟(方波 2Vpp 无偏置 HiZ) 此时PLL_LOCK为持续高电平&mdas...
Part Number:CDCE62005 我按照芯片手册里的参考电路绘制了电源: 图中的4个电感我依照型号使用了1...
Part Number:TLK1221Other Parts Discussed in Thread: CDCE62005 上图是我的硬件原理图设计。 使用FPGA程序驱动TLK1221芯片,RBCOMDE=1,REFCLK=100MHz。...
Part Number:CDCE62005 采用AUX_IN输入25MHz时钟,外部配置引脚如图均设为高电平(经测量确为高电平),芯片寄存器为默认,希望能实现芯片手册示例中的输出(156.25MHz和125MHz等输出)。 经测量芯片供电正...
Part Number:CDCE62005 输入时钟为40M,在使用EVM配置输出单通道100M时,实测的输出频率为103.7M,LOCK引脚输出为方波,请问这有可能是哪些方面会有问题,下图为lock引脚的输出波形,谢谢 Kailyn Ch...
Part Number:CDCE62002Other Parts Discussed in Thread: CDCE62005 我们使用CDCE62002设计一款产品,经过一段时间的验证,常温应用环境都正常,但是现在在一种情况下出现了问题。...
Part Number:CDCE62005 你好,我想用我自己的电路初始化和编程CDCE62005。但是现在我有一些问题。 首先,我不确定构建的芯片外围电路是否正确,我无法确认芯片是否工作,也没有办法在芯片手册中验证芯片的正常运行。请帮我检...
Part Number:DAC5681Other Parts Discussed in Thread: CDCE62005, CDCM7005 您好,系统设计,每个DAC5681使用1片FPGA+cdce62005管理,4路同步输出时,是使...