TI中文支持网
CDCE62005 输出时钟问题
CDCE62005 只有AUX 25M晶体输入，输出250M,250M,50M,100M,100M 没有主/从参考时钟，在CDCE62005 EVM software中 环路滤波器应该怎样计算。 现在250M 实际输出93M ，...
标签：CDCE62005
第4页CDCE62005 主参考时钟和从参考时钟是必须接的吗？
CDCE62005 EVM software 环路滤波器计算时 用到了参考时钟，如果没有参考时钟，只有AUX晶体输入，环路滤波器参数应该怎样选择？ 我设了参数输出100M，实际输出40M而且很不稳定，频率越高，输出信号的幅度越...
CDCE62005的可以锁住却没有输出
现在情况是一：不管什么频率的LVCMOS输出都没问题。二：低于125M的LVDS输出也没问题。三：高于125M的LVDS输出没有，一直为高电平，pll lock有效状态为高所以应该锁住了，AUX_OUT正常输出说明VCO的输出应该没问题，所...
CDCE62005的输入晶振不起振
电路设计是按照TMS320C6678EVM开发板画的。两脚晶振，旁边加个起振电容。在此不贴出来了。 当把程序下载到FPGA后，晶振的输出端一直是高电平，测了电压是2.16V，电压在波形和地的抖动一样，所以判断没有起振。 但是比较奇怪的是晶振...
CDCE62005RGZT 的输出波形VPP为何随着频率增加逐步降低？
CDCE62005RGZT 的输出波形随着频率增加逐步降低，150M Hz时大概是2.2Vpp,而300MHz时输出1.2Vpp.,而客户一般应用在150M Hz和125HZ，这样峰峰值太大了，请帮忙看下这种情况是否正常？是否可将Vpp控制...
关于 CDCE62005 的 单端输入
CDCE62005 单端输入时， 接晶振 无需 起振电容吗? Kailyn Chen： 单端输入时，也需要接起振电容。晶振一端接到AUX_IN上，一端接地。靠近AUX_IN端同样需要接一起振电容到GND。
CDCE62005寄存器配置锁定问题
RT：用FPGA给62005配置，数据成功写入。输出正常！断电后又得重新写入配置，配置Register 7 BIT26和使用lock命令都不行，反而锁住一个错误的配置，现在写入数据都不行了！ Seasat Liu： 是Copy RAM to...
CDCE62005时钟设置
本设计也是参考6678的demo电路设计，本项目使用了4个时钟，姑且就命名为ABCD四个，问题有 1 A输入时钟采用25MHZ 3.3V有源晶振输入， 时钟输出0通道为100MHZ，1通道为156.25MHZ，2通道...
关于cdce62005概率性锁定问题请教。
使用了两片62005，第一片用aux口晶体25M产生312.5M、 156.25、12.5M给第二片62005（同样生成312.5M、156.25M）。时钟拓扑如下，两片62005的配置文件见附件。 现在的现象是：上电...
时钟发生器的仿真软件
请问时钟发生器有相关的仿真软件吗？比如CDCE62005。谢谢！ Seasat Liu： 这个链接下面有软件可以下载 http://www.ti.com.cn/tool/cn/cdce62005evm Kailyn Chen： ...