新手 CK and DQS trace lengths in inches for each of the byte lanes 的含义求解

CK and DQS trace lengths in inches for each of the byte lanes   

不理解 ？DQS trace 是8根数据线的PCB走线长度吗？还是指8根数据线之间的间距之和？

Eason Wang：

一个分组里面的线长度应该是控制在很小的范围之内的，所以填入单根线的长度即可。

yan chunzao：

回复 Eason Wang:

DDR0接口有一组CLK，DDR1接口有一组CLK，

怎么这里有四个byte?分别怎么定义的？

Byte 0
Byte 1
Byte 2
Byte 3

yan chunzao：

回复 Eason Wang:

Eason Wang:

能够详细介绍一下CK TRACE, DQS TRACE中这4个byte是怎么定义的？

yan chunzao：

回复 Eason Wang:

我目前理解的是这样的，不知道对不对，烦请给看看可对。

LZ给的表格中应该是以TI 的DEMO板上面的每个DDR控制器外接4片8位宽的DDR颗粒来计算的吧？

如果现在每个DDR控制器外接2片16位宽的DDR3颗粒为例

CK TRCE:

byte0，byte1:应该是一样的长度吧，是 8168的DDR0_CLK走线到低数据位（D0-D15）的那颗DDR颗粒时钟引脚的走线长度；

byte2，byte3: 也应该是一样长度的吧，是8168的DDR0_CLK走线到高数据位（D16-D31）的那颗DDR颗粒时钟引脚的走线长度

 

DQS TRACE：

byte0: 8168的DDRx_DQS0查分总线对到相应的DDR颗粒之间的走线长度

byte1: 8168的DDRx_DQS1查分总线对到相应的DDR颗粒之间的走线长度

byte2: 8168的DDRx_DQS2查分总线对到相应的DDR颗粒之间的走线长度

byte3: 8168的DDRx_DQS3查分总线对到相应的DDR颗粒之间的走线长度

不知道我这样理解可对？最近正在搞这块修改，所以还请帮忙确认一下是不是这样理解的？

 

Tony Tang：

回复 yan chunzao:

上面理解是对的。也只有这一种理解方式啊。