关于DP83620和AM335X配合使用的硬件连接问题。

在我的设计中，使用了两个光口，采用的设计为TI的AM3354+DP83620+安华高的5803Z。

接口方面，我使用了3354自带的RMII接口，两个PHY各占用一个RMII接口，采用的模式为PHY主模式，时钟设计为25M晶振.

由于考虑到单双路的问题，我们把两个ETH是分开的，但我总觉得这个图哪里不对，在这种应用中，DMIO和MDC是必须的吗？有什么不对的地方请各位批评指正！

Jeff Wang1：

Hi Pengfei,

1)DP83620 TX+,TX- 与电容C12，C13间加50欧姆电阻上拉到V3.3

2）去掉R2。

3)MDC,MDIO 不是必须的。

 

Jeff Wang1：

回复 Jeff Wang1:

Hi pengfei,

1)tx+,tX- 是CML电平，所以需要上拉。

2) 如果mac 要对phy执行一些读写命令，当然要用MDC,MDIO. 如果不读写，就不需要了。至于地址可以用phyad进行配置。

 

liu pengfei：

回复 Jeff Wang1:

PHYAD怎么设置呢？在DP83620的Datasheet视乎没有提到这一点

Wanda WANG：

回复 liu pengfei:

在datasheet的5.5节“PHY ADDRESS” 有描述，pin42—46

rtos：

回复 Jeff Wang1:

最近也在使用DP83620，光模块使用的AFBR5803ATQZ，发现会出现bad pakage，测量发现光模块的发送脚（管脚7、8）上的电平不满足LVPECL电平的要求，直流电平不是2V，在1.5V左右，正常的LVPECL电平直流电平大概在2V，电路的形式和参数都是根据DP83620的demo板来的，不知道该怎么样处理？

另问楼主的电路实际工作状态怎么样？

谢谢！

jinfei wang：

回复 Jeff Wang1:

Jeff Wang 你好，你说MDC MDIO 不是必须的，可以给点建议吗？ 如何在代码取出mdio

Kailyn Chen：

回复 rtos:

1.5V 左右是CML电平，可按照CML 到LVPECL电平耦合的方式来连接 ，参考SN65LVDS101datasheet中给出的CML 到LVPECL耦合的连接方式即可。