TI中文支持网新年好，如题，最近用CDCM6208为FPGA提供时钟，设定输出形式为LVDS电平。查看器件手册第14页，7.17的表中可以看到
，有Vcm-AC和Vcm-DC两项。
问题1：我看其它的一些datasheet，基本就是直接给出了Vcm值，这个值基本是1.2V，比如CDCM62005也是如此，这里分开两个说，各代表什么意思呢？这个共模电压值不就是一个直流电压值吗？AC耦合下这个共模值不就被隔离掉了吗？
问题2：也是最没搞明白的，Vcm-AC的参考范围为：VDD_Yx_Yy-0.76；Vcm-DC的参考范围为：VDD_Yx_Yy-0.13。因为可取的VDD_Yx_Yy供电范围有1.8V，2.5V，3.3V，尤其当电压为2.5或者3.3时，这是不是意味着共模电压的值也会有2点几或者3点几伏？这也太高了吧？最近看过的一些资料都没见过这么高的，如果和FPGA互联的话，是不是就必须得AC耦合了?
研究了一天了，请大虾多指点，谢谢！
di chao：
不好意思，图片上传有点问题，补一下图片。
Kailyn Chen：
1. 共模电压确实是一个直流值，AC耦合下这个共模信号也确实隔离掉，我理解的是，这里的Vcm-ac指的是接收端的共模电压，因为AC耦合的架构一般是在接收端的输入部分设置一个偏置，这个偏置电压就是输入端的共模电压值，从而来满足接收端的共模电压范围。
Dylan Yao：
这边的LVDS并不是标准的LVDS，而是LVDS-like Low Power CML电平，是需要上拉到VDD的，所以存在DC couple时的共模电压和ACcouple时的共模电压不一样的问题，看这个参数是和表7.16差不多的。
这种情况下要和标准LVDS连接，必须要用AC Couple
di chao：
回复 Kailyn Chen:
确实如您所说，AC耦合的接收端一般是要做偏置的。按照常规理解，datasheet一般应该直说其自身的特性不应该去说与它对接的要如何如何。即便如此，表格中所指定的电压值在1.8V，2.5V，3.3V（6208支持这几种供电）供电时的共模值也会非常高，比如3.3V供电时（我电路采用3.3V供电）Vcm-ac为3.3-0.76=2.54V，是不是有点高了？LVDS信号的偏置一般是1.2V，这个应该是有标准规定的吧？多谢指点，谢谢！
di chao：
回复 Dylan Yao:
Dylan Yao，非常感谢你。您提到：这边的LVDS并不是标准的LVDS，而是LVDS-like Low Power CML电平，是需要上拉到VDD的，所以存在DC couple时的共模电压��ACcouple时的共模电压不一样的问题，看这个参数是和表7.16差不多的。
若是CML电平的话确实有内部上拉，但这个上拉一般是坐在接口芯片里了吧？我还是疑惑Vcm-ac值为何是IO供电电压-0.76，AC耦合之后发射端上拉产生的直流分量已经被踢掉了啊？多谢指点。
