TI中文支持网性能要求：
1、Memory芯片：时钟CLK =200MHz，数据8位DATA0~7工作在DDR模式，即400MHz，所有线电平标准是1.8V逻辑；FPGA端电平标准是2.5V，且以固定不能更改，现想实现FPGA对Memory进行控制，需要电平转换
望能推荐一款电平转换芯片实现两侧的连接。
前提：FPGA板是现成开发板，需要做子卡连到开发板的FMC上。开发板FMC接口电平标准都是2.5V的不能更改。
Kailyn Chen：
可参考SN74LVC8T245
sheng mu：
回复 Kailyn Chen:
你好，我想知道SN74LVC8T245貌似速度不高，不能支持200MHz吧，而且8个通道的延迟貌似也不确定，
方向控制也会有延迟，请您在帮忙给推荐一下其他的有没有差不多的。
Kailyn Chen：
回复 sheng mu:
哦 不好意思，是的SN74LVC8T245不能支持200Mhz的速度，不过我看了下1.8V转2.5V的8位电平转换器件中，貌似没有能够支持400MHz这么大速度的呢。像AVC系列的传输延迟时间低，SN74AVCH8T245：
Max Data Rates:
320 Mbps (VCCA >=1.8 V and VCCB >= 1.8 V)
170 Mbps (VCCA <=1.8 V or VCCB<= 1.8 V)
sheng mu：
回复 Kailyn Chen:
谢谢您的回复。
我还想知道同一型号芯片的传播延迟是一致的吗，另外同一芯片的不同通道间的延迟是一致的吗
Kailyn Chen：
回复 sheng mu:
对于相同输入信号来说，不同通道间的传输延迟是一致的。传输延迟时间越短，表明数据的data rate越高。
但同一芯片的传输延迟，控制信号的传输延迟和数据信号的传输延迟时间可能是不一致的。
sheng mu：
回复 Kailyn Chen:
数据的速度跟传输延迟有关吗还？
我理解的是传输速度跟芯片的带宽有关系，或者跟芯片的压摆率有关系，而传输延迟只是通道的相位延迟，不知道我理解的对不对，还望指教。
还有您说的 “但同一芯片的传输延迟，控制信号的传输延迟和数据信号的传输延迟时间可能是不一致的”这句话怎么理解呢，是说假如芯片的A到B走数据信号和走控制信号，因为信号形式是不一致的，所有同一通道对这两种信号的延迟时间是不一样的？
WEN JAMES：
回复 sheng mu:
所有数据通道的结构都是相同的，所以其延迟的一致性比较好
控制通道的结构与数据通道是不同的，所以其延迟与数据通道是不同的
Kailyn Chen：
回复 sheng mu:
sheng mu
数据的速度跟传输延迟有关吗还？
我理解的是传输速度跟芯片的带宽有关系，或者跟芯片的压摆率有关系，而传输延迟只是通道的相位延迟，不知道我理解的对不对，还望指教。
Vio Liu：
楼主可以关注一下LSF0101，以及该系列的相关的产品。
LSF0101具有1.3ns的传输延迟，应该可以满足楼主的要求。
sheng mu：
回复 Vio Liu:
LSF系列我看过，延迟是很小，但它手册里说最高速率大于100MHz，但200MHz不知道能不能跑到，并且我数据是要200MHzDDR模式传输，手册里给了典型的上拉电阻值，都很小大约几百到1K欧姆左右，而且我在接信号时，有些信号是要用10K下拉，有些信号是要10K上拉，不知道用1：LSF的片子上拉电阻能否到10K，
2：LSF能否接10K下拉电阻。
