TI中文支持网您好：
现在的问题是基于FPGA 将HDMI转为3G SDI输出，SDI眼图很差，判断应该是HDMI 时钟抖动原因（换成clock generator产生的时钟眼图就很好）。
第一个解决方案是添加lm1982，根据同步信号重建时钟，但面积较大需要加VCO,2.5V电源等周边器件，且成本较高。
第二是直接对HDMI的差分CLK（74.25M和148.5M Hz的两个频率）消除抖动后给FPGA的SERDES，不知哪个芯片更加合适？
请TI大神帮忙推荐，谢谢！
2.97G SDI 眼图如下，2.6UI，，
，
Seasat Liu：
jitter cleaner需要外部的VCXO，面积也很大呀
user5225709：
回复 Seasat Liu:
LMK系列和 CDCE62002 应该有内部集成VCXO的吧？可以用在此处吗？
Seasat Liu：
回复 user5225709:
LMK03系列和CDCE62002内部集成VCO
这些都是clock generater，不是cleaner
user5225709：
您好：
现在的问题是基于FPGA 将HDMI转为3G SDI输出，SDI眼图很差，判断应该是HDMI 时钟抖动原因（换成clock generator产生的时钟眼图就很好）。
第一个解决方案是添加lm1982，根据同步信号重建时钟，但面积较大需要加VCO,2.5V电源等周边器件，且成本较高。
第二是直接对HDMI的差分CLK（74.25M和148.5M Hz的两个频率）消除抖动后给FPGA的SERDES，不知哪个芯片更加合适？
请TI大神帮忙推荐，谢谢！
Seasat Liu：
LMK03系列和CDCE62002内部集成VCO
这些都是clock generater，不是cleaner
Kailyn Chen：
回复 user5225709:
jitter cleaner的话，可以参考LMK0410x系列的芯片。
