请教6678 SRIO物理层LINK初始化的问题

2014-12-19 分类：C6000™多核阅读(137)

我使用的是TMDSEVM6678L EVM，现在想通过SRIO的SerDes自环调试程序，于是对SRIO做了如下初始化步骤：

1.使能SRIO相关Power Domain和Clock Domain；

2.设置SRIO_SERDES_CFGPLL = 0x29；（SRIO参考时钟为312.5MHz，Lane Rate为3.125GHz）

3.设置SRIO_SERDES_CFGRX0 = 0x1c40495；SRIO_SERDES_CFGTX0 = 0x780795；（1 Port X1 Lane，SerDes TX环回至RX）

然后观察SP0_ERR_STAT，却始终看不到Port OK置1，也就是说物理层初始化链接无法建立，不知什么地方配置的不对，望高手赐教！

参考STK，其中SRIO例程支持在EVM6678上测试SRIO loopback。

STK: http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/47664.aspx

标签：6678SRIO