TI中文支持网6678中，FPGA通过SRIO传输数据给DSP的L2，DSP的代码段在L2，则在SRIO传输过程中，DSP的代码是在运行还是等待？
我在实际测试中，发现FPGA通过SRIO传输数据给DSP的L2，DSP的程序好像不执行了，等SRIO传输完成后，再运行其他代码。
我的分析是：corepac与L2只有一条总线，FPGA通过SRIO传输给DSP的L2时，L2的总线会被SRIO占用，所以corepac就获取不到访问L2的总线，就处于等待状态。等SRIO传输完成，corepac才获取到访问L2的总线，才会执行其他代码。不知道我这样理解是否正确？
Shine：
SRIO访问L2走的是TeraNet 总线
processors.wiki.ti.com/…/Keystone_SoC_Level_Optimizations
