TI中文支持网
TI专业的中文技术问题咨询交流网站

DDR3配置的问题

各位好,

       我现在手头有两块一模一样的板子,DSP是C6655,而DDR是MT41J128M16HA-125。我的DDR调用官方提供的例程中的KeyStone_DDR_init函数进行配置,很奇怪的是两个板子的PLLM和PLLD需要配置成不同数才可以分别正确使用。

       其中一块板子是配置为:KeyStone_DDR_init (100, 13, 1, NULL);就是DDR的输入时钟配置为1300M/2嘛,DDR都可以正确读写。

      另外一个块板子配置为:KeyStone_DDR_init (100, 39, 2, NULL);才可以正确读写,配置为上面提到的那组系数的话就不能正确读写了。

      我比较没有思路,觉得这个现象很奇怪,不知道该从哪里找问题?这个是器件差异呢?还是其实内部还有一些别的参数需要具体配置?

     谢谢,麻烦各位了。

Nancy Wang:

回复 user4257905:

感谢分享!

赞(0)
未经允许不得转载:TI中文支持网 » DDR3配置的问题
分享到: 更多 (0)