dm6437 vpss里面 PCLK和DCLK的区别是上面， 分别代码上面？

 求指教！PCLK和DCLK的区别

Chris Meng：

你好，

PCLK是VPFE输入的sensor的时钟。

DCLK是VPBE使用的点时钟。

之前帖子已经讨论过，VPBE的时钟源可以来自PCLK，但是你需要的时钟必须和sensor输出的pclk是一致的，或者使用dclk pattern可以生成你需要的时钟，才能使用。

user6175045：

回复 Chris Meng:

您好，可以详细讲一下，如何使用dclk pattern生成需要的时钟（33KHz）吗？

Chris Meng：

回复 user6175045:

你好，

请问你现在venc的时钟源是哪一个，时钟频率是多少？

user6175045：

回复 Chris Meng:

您好，感谢您的回复！
时钟频率是540MHz，在用PLL2的PLLDIV2分频。目前存在两个问题：①按照 spru978e文档的5.3.2.4 Changing SYSCLK Dividers进行配置，示波器并没有测量到时钟信号。②分频后得到的是30KHz的时钟频率，并不是目标的33.3KHz，这样对点亮出图会有哪些影响呢。

Chris Meng：

回复 user6175045:

你好，

1. 能否提供一下你修改的和PLLDIV2相关的寄存器的值？请提供VMOD，VIDCTL的值。请也查看相关寄存器是否配置正确。
2. 请问你的LCD需要的点时钟是33.3Khz？能否提供一下水平方向上时序图? 如果输入给LCD的点时钟不满足要求，请询问LCD厂商相关影响。

user6175045：

回复 Chris Meng:

请问点时钟的功能是？

Chris Meng：

回复 user6175045:

你好，

能否提供horizontal input timing？

user6175045：

回复 Chris Meng:

Chris Meng：

回复 user6175045:

你好，

我说的点时钟就是表格里的DCLK。
从表格看33.3Mhz是典型值，可以小点，但是th/thb/thfp需要随之调整。时序的调整最终还需要满足lcd屏支持的帧率（在最小和最大值之间）。