DM6437 pll2时钟频率对ddr及vpfbe的配置

vpeb手册中使用vpbe的第二种方式对时钟配置。但vpbe的时钟最小是20M（PLL2DIV最大是1f），请问如何在考虑ddr时钟不受影响前提下，把vpbe时钟频率降到7.2M?

Chris Meng：

你好，

请参考你另外一个帖子，我的回复。
e2echina.ti.com/…/570723