设置寄存器改变波特率输出,最高可设置为57600,再往上加就是乱码,用的30M晶振
ScibRegs.SCIHBAUD =0x0000;
ScibRegs.SCILBAUD =0x0050;
////////////////////////////////
#define DSP28_DIVSEL 2 // Enable /2 for SYSCLKOUT
#define DSP28_PLLCR 10
////////////////////////////
ZZ Z:我所理解的分频、倍频是针对不同的晶振来得到想要的工作主频,只要不超过150就行,而得到的这个工作主频就是SYSCLKOUT,我现在采取的是默认倍频10分频2即SYSCLKOUT为150MHz.
//////////////////////
SysCtrlRegs.LOSPCP.all = 0x0002;//LSPCLK为37.5MHZ
ScibRegs.SCILBAUD=0x0027;//@115200 baud (37500000/115200/8-1)=39 &27H
通讯完全乱码,所以想到了提升LSPCLK至75MHz,代码如下
/////////////////////////////////
SysCtrlRegs.LOSPCP.all = 0x0001;//值从2改为了1(LSPCLK=SYSCLHOUT/(LOCPCLK×2)=75MHz)
但是通讯直接失败,请教这是哪里出现问题?
TI中文支持网



