MSP430F5529: SPI时钟（CLK）不稳定，设定的时钟周期会在一个字节中发生变化

TI官网提供的关于SPI主机部分的例程，经过简单修改（仅仅修改了对应的复用端口，SIMO: P3.3, SOMI: P3.4, CLK: P2.7），在逻辑分析仪中进行测试时发现周期并不稳定，请问这是硬件自己的原因导致的吗？还是有其它方法可以进行优化改进。

Yale Li：

ZHOU said:TI官网提供的关于SPI主机部分的例程，

请提供一下路径

,

ZHOU：

MSP430Ware_3_80_14_01_setup安装之后的MSP430Ware_3_80_14_01\driverlib\examples\MSP430F5xx_6xx中的usci_a_spi_ex1_master工程

,

Yale Li：

好的，我看一下