DRV8703-Q1: SPI通讯问题

[参考译文] DRV8703-Q1EVM：SPI 通信

[参考译文] DRV8703D-Q1：DRV8703-Q1文档中的错误：SPI配置？

[参考译文] DRV8703-Q1：DRV8703-Q1芯片 MCU 侧的 SPI 接收问题

[参考译文] DRV8703-Q1：SPI 通信问题

[参考译文] DRV8703-Q1：无法执行drv8703-Q1 SPI写入操作

我参考了以上的连接，关于使用MCU与DRV8703-Q1 SPI通讯仍有问题见如下截图，我使用的是5Mhz的SPI通讯，CPOL=0 CPHA=1即模式1，传输16bit。硬件连接上

nWDFLT引脚、nFAULT引脚NSLEEP引脚上拉3.3V，读了几遍手册没有其他时序的问题请参考下图给出建议，关于如何能够使用SPI通讯成功，谢谢

Taylor：

您好，

已经收到了您的案例，调查需要些时间，感谢您的耐心等待。

,

Lydia：

您好，

感谢您的提问。 对于SPI调试，此处为建议。

1)确保所有硬件连接正常。

尤其如此

-SDO和nFAULT引脚具有5V (或3.3V)的上拉电阻

2)在 VM 供电后(例如13.5V)、使 nSLEEP= Hig (5V)。 然后检查 DVDD = 3.3V、VCP =~22-25V。 否则、在 SPI 通信之前出现问题。

3)对于 SPI、将 CLK 速度~100-500kHz。 读取0x02h 寄存器。 位5-3应该为011b。

建议使用示波器捕获波形，如波纹管，以便进行调试。

,

xuanwei xing：

1.SDI与SDO谁上拉了？

2.读取0x02h 寄存器应该写入0X9000？

,

xuanwei xing：

你给我发送的截图是哪个寄存器的读还是写？

,

xuanwei xing：

硬件上你给我的引脚我全部确认了，都没有问题

请确认该时序是否正确

,

xuanwei xing：

另外手册上边写最小sclk是100nm，也就是10Mhz，你说的是CLK 速度~100-500kHz，，我已经把时钟速度降下来，还有没有其他需要确认的信息

,

Lydia：

您好！

感谢您的反馈。

首先、我之前的波形是其他器件的示例。 我只想展示示波器波形。

您更新后的波形-我想是时钟速度较慢。 DRV 在 SDO 上响应。 唯一的区别是、SDO 应提供18h 但0Ch ACC 到您的逻辑分析仪。

在此基础上、让我这样评论一下

-我猜您之前使用高速 SPI 的波形可能会有一些与 DRV8703-Q1规范相对应的时序问题(数据表第13页)

-通过使用最新波形降低 SPI 时钟,DRV 正在响应 SDO 上的一些数据,所以基本上 SPI 看起来工作正常。

–>您的逻辑分析仪被判定为0C、但这可能与设备设置相关。

DRV8703-Q1 ~10年前发布(旧版器件 DRV8705-Q1是新器件)、此类基本 SPI 功能已与许多客户正确配合使用。 供参考。