TI中文支持网Part Number:DAC128S085
①When CS is pulled high, is the SDO pin in a high-impedance state?
②Can SPI be multiplexed, and several slaves can be connected to a group of SPI (is there any conflict in SDO)?
Amy Luo：
您好，
首先很抱歉，datasheet 对DOUT状态说明的不是很具体，但是我在E2E论坛发现了其他用户和您类似的咨询（帖子链接点击这里），Uttam Sahu 工程师对其进行了物理测量，发现内部使用1k电阻将DOUT下拉至地。因此，当CS为高电平时，DOUT应是低电平状态，也因此 DAC128S085 不能与其他从设备挂接在同一SPI总线上。
,
Jason Cao：
谢谢，我想问一下内部使用1k电阻将DOUT下拉至地这样设计的目的是什么，
这样岂不是限制了SPI只能单主单从？
,
Amy Luo：
DAC128S085没有片选管脚CS，它定义的是SYNC帧同步管脚，在SYNC低电平时，输入数据在SCLK下降沿移入移位寄存器，在SCLK的第16个下降沿之后，拉高SYNC以更新DAC输出。
datasheet没有说明DOUT内部下拉至地，也没有说明为什么将DOUT下拉至地，我理解的是这样可以使DAC更好的工作在菊花链中，在移位时，还未满16bit或还未移位到后面的DAC时，此时的DAC的Dout可以输出已知的低电平电压。
如下截图所示，在菊花链接线方式中DAC1的Dout连接DAC2的Din，DAC2的Dout连接DAC3的Din，在SCLK的3*16个上升沿输入3个DAC待转换的数据后，在SYNC的上升沿各DAC同时输出模拟电压；
