TI中文支持网Part Number:ADS1299
关于FPGA驱动，是否成功实现了？应该如何初始化呢。急急急！
Amy Luo：
您好，
在数据表 Figure 67. Initial Flow at Power-Up 有上电后初始化流程：
我们提供了 ADS1299EEGFE-PDK 的代码，您可以参考，代码可以按照下面链接中的方法下载：
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/774886/faq-does-ti-provide-source-code-c-c-ccs-for-the-ads1299-4-ads1299-6-or-ads1299?tisearch=e2e-sitesearch&keymatch=ADS1299%20FAQ#
下面链接提供了 ADS129x系列产品的常见问题解答，希望对您有帮助：
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/772058/faq-common-questions-for-ti-s-ads129x-family-of-bio-potential-adcs?tisearch=e2e-sitesearch&keymatch=ADS1299%252525252520FAQ#
,
Zhe Ma：
对于C代码没有研究过。。。。。。。。
,
Amy Luo：
很抱歉，我们仅提供了上述链接中的EVM板示例代码；但是如果您对 ADS1299寄存器或 SPI 时序方便有疑问，请告诉我们，我很乐意提供帮助
,
Zhe Ma：
好的 ，我想请问下：RDATAC模式下，CS的初始高电平持续时间是否与Start信号有关？必须在Start拉高后多久，CS才可以变为低电平？
,
Zhe Ma：
好的 ，我想请问下：RDATAC模式下，CS的初始高电平持续时间是否与Start信号有关？必须在Start拉高后多久，CS才可以变为低电平？
,
Amy Luo：
CS信号仅是控制SPI串行通信接口，与数据转换过程无关；
Start信号启动数据转换，待数据转换完成后，发出DRDY信号，DRDY信号与CS的高低电平无关，即不管它是高电平还是低电平，DRDY信号照常发出，主控端可以检测DRDY信号以及时读取转换结果，读取转换结果就是通过SPI接口，就是通过CS拉低来使能SPI接口，若不及时读取转换结果，那么这个转换结果就会丢失；因此，待主控端检测到DRDY信号后，需及时拉低CS信号以通过SPI接口读取转换结果。
,
Amy Luo：
如果没有其他疑问，帖子我先关了，如后续有疑问，您可以继续回复帖子
