TI中文支持网
TI专业的中文技术问题搜集分享网站

ADS1299: SCLK传输

Part Number:ADS1299

DOUT是在SCLK的上升沿进行数据移出,想知道  它是每下降沿进行一次采样,紧接着下一个上升沿就将其数据输出?还是说,在采购24个后在第25个周期的上升沿将其前24位的数据输出?或者在采集够216个在输出?

Amy Luo:

您好,

ADS1299是8通道ADC,内部集成了8路 delta-sigma (ΔΣ) ADC模块,如果每个通道的ADC都使能的话,那么它们是同时对8路输入进行AD转换的,同时启动转换,同时转换完成,转换完成后,DRDY信号会拉低指示转换完成,主控端可以控制SPI总线时序在DOUT上读取转换结果了;在连续转换模式下,设备将转换结果存放在output register 里,可以用RDATAC命令直接输出;在非连续转换模式下,设备将转换结果存放在output shift register,使用RDATA命令读取。

因此,它是在转换完成后,才可以输出的;不管是使能几通道ADC,所有通道的ADC是同时启动转换同时转换完成的,不是顺序启动转换顺序转换完成的;

希望以上解释清楚了您的疑惑,有不清楚之处请回帖

,

Amy Luo:

哪里不清楚请回帖

,

Amy Luo:

我收到您点击了“This did NOT resolve my issue”,但并没有说明清楚原因,我希望把问题说清楚,所以想了解您疑惑的点在哪里?

,

Ze A:

您好,我发的邮件您没收到吗?

,

Ze A:

RDATAC模式下,当CS拉低进去到SPI通信时,先发送8个SCLK,用来给DIN进行数据传输,随后最短经过4tclk将CS拉高,然后在DRDY拉低后将CS拉低,同时在216个SCLK对DOUT进行采样。每216个SCLK采集完成后 ,CS需要拉高吗?

,

Amy Luo:

这里是否拉高CS与AD转换进程没有关系,也不影响DRDY信号指示数据转换完成,CS的高低电平仅控制是否使能SPI串行接口。

因此,这里是否拉高CS都可以,取决于主控端对SPI接口数据事务的处理。

,

Amy Luo:

忘了说了,您发的邮件我没有收到

,

Ze A:

倘若说配置寄存器正常,芯片工作后,每216个周期进行采样,当我想要停止采样应该如何操作?直接将CSl拉高?

,

Amy Luo:

您是说在RDATAC模式下吗?那么必须先发出 SDATAC 命令,然后才能向设备发送其他命令 ;

将CS拉高仅会禁用SPI通信,并不会停止AD转换;

,

Ze A:

那如果我要停止AD转换呢?此外在配置寄存器刚开始时,发送PWDN和RESET=1,随后发送RESET一个低电平的脉冲,该低电平手册上标注应该持续最小脉冲持续时间后再升高,这个最小脉冲持续时间是一个Tclk吗?

,

Amy Luo:

Ze A 说:那如果我要停止AD转换呢?

在RDATAC模式下,发出 SDATAC 命令就是停止AD转换;

Ze A 说:此外在配置寄存器刚开始时,发送PWDN和RESET=1,随后发送RESET一个低电平的脉冲,该低电平手册上标注应该持续最小脉冲持续时间后再升高,这个最小脉冲持续时间是一个Tclk吗?

RESET低脉冲时间如下截图所示,tRST至少持续2个 tCLK的时间;

,

Ze A:

您好,关于WREG操作,是否每写完一个8位的命令就要最少延迟4Tclk,随后再能继续写入下一个8位的命令。等于第8个SCLk和第9个SCLK之间时间间隔为4Tclk,后面每个都同理!

,

Amy Luo:

您是说的发送多字节命令吧,它是要求必须将一个字节(或命令)的结尾与下一个字节的结尾用4 tCLK周期分隔开来。 是否需要加入这延迟4 tCLK,具体取决于CLK和SCLK的频率,如下9.5.3.1 Sending Multi-Byte Commands截图说明

,

Ze A:

您好,大概意思我明白了!是否加入这延迟4tclk取决于CLK和SCLK的频率。既定clk是2.048MHz,我SCLK取小于4MHz的话,从发入SDATAC后随即在第9个SCLK开始配置jicunqiCONFIG3,等等。

,

Amy Luo:

不是的,上面是针对多字节命令,比如RREG or WREG;

关于SDATAC命令,是需要等待4 tCLK,如下数据表 SDATAC命令说明:

,

Ze A:

好的,了解。此外关于如果有的引脚我不使用,将其悬空,在配置寄存器时应该将其配置为打开还是关闭?

,

Amy Luo:

您可以具体说明是哪些管脚吗?

,

Ze A:

比如SRB1,SRB2,BIASREF,RESERVED,以及我采用4通道的芯片

,

Amy Luo:

关于SRB1,SRB2,BIASREF,数据表10.1.1部分有说明,即如果不使用可以直接连接AVSS或悬空;

关于RESERVED管脚和模拟输入管脚,在管脚定义处有说明,如下截图:RESERVED管脚悬空;不使用的模拟输入管脚直接接AVDD;

,

Ze A:

您好,我的意思是在初始化配置寄存器那里,是将设置打开还是关闭

,

Amy Luo:

您是指的下面截图中带脚注的寄存器吗?请按脚注说明进行配置:

,

Ze A:

不使用将其关闭就ok

,

Amy Luo:

您还有其他问题吗

,

Ze A:

,

Ze A:

麻烦您了

,

Amy Luo:

不麻烦,您客气了

赞(0)
未经允许不得转载:TI中文支持网 » ADS1299: SCLK传输
分享到: 更多 (0)