TI中文支持网Part Number:SN65LVDS32
1、器件工作在50Mbps情况下，差分输入端VID约等于180mV左右。
2、供电电压VCC=3.3V，滤波电容10uF+0.1uF+0.001uF。
3、芯片LVTTL端，没有负载，已经把后面负载断开。
现在的现象是：接收端输出的LVTTL输出电压最低电平VOL为1.0V左右。
Amy Luo：
您好，
输入差分信号的共模信号是否满足要求？差分输入端是否连接了100Ω端接电阻？
,
None li：
您好
共模电压为1.2V，输入端已经端接100欧姆电阻。
降速到20M时，VOL大概为0.76V，速率进一步降低，VOL电压也会跟着降低。
之前考虑是随着频率的增加，负载会越来越重。所以驱动不了。
目前的测试环境，是将芯片的LVTTL端已经和后级负载完全断开，已排除负载影响。
,
Amy Luo：
共模电压为1.2V，这没问题；
SN65LVDS32最大速率可以到100Mbps，应该不是速率的问题；
您测试了几块电路板是这种情况？您可以多测试几块电路板吗以排除焊接问题？
,
None li：
目前三块板，一共12片芯片 都有这个问题，目前降速到20M可以使用，20M以上就不行。有问题排除思路吗？
,
Amy Luo：
您可以测量下SN65LVDS32输入信号的眼图或信号波形吗？看下其输入信号质量是怎样的？
