Part Number:SN74ALVC164245
尊敬的TI工程师您好，有两个问题：
1.请问DIR信号需要接上拉电阻吗（FPGA产生3.3V的控制信号给DIR，需要上拉吗）？
2.未用的电平转换的输入和输出引脚是悬空还是接地呢？
您好，
1、SN74ALVC164245控制输入DIR的高低电平是参照 VCCA 电压的，需要确认FPGA产生的高低电平是否满足SN74ALVC164245的输入控制要求：
控制输入管脚对电流的需求是最大±5uA，可以加上拉电阻；
2、不用的输入/输出管脚建议接地
如何设计三相交错LLC拓扑的变压器
BQ27220: Design Capacity 设置不成功
TPS92641: 下边mos管上升沿与下降沿负脉冲问题TLV767: 器件为固定3.3V输出，实际应用过程中为dropout输出REF5025: 经过AS6081-Level C Electrical测试后，输出电压比预期低20mV
LMX2594: LMX2594 AB通道设置channel Divider 输出，相位不同步问题
LM5146-Q1: 同步整流时MOS上管HO驱动波形出现回勾，幅度较大，想请教造成此原因是什么呢
CC2642R: CC2642R1串口配置后,RX引脚在接收数据时依旧为低电平(通过逻辑分析仪查看)导致无法进入接收回调函数
TI中文支持网