TI中文支持网MDIO 一直读出来是全ffff 电路图和时序图如下, phy地址用的0x1，能帮忙看看是什么问题吗？
clare zhou：
,
clare zhou：
,
Kailyn Chen：
您好, 您点击右下角的"使用高级编辑器编辑文本",然后插入图片之后,就能正常显示了,目前您的附图都没显示出来,给您带来不便非常抱歉.
,
clare zhou：
,
Kailyn Chen：
您好，电路看了下，MDIO需要上拉1.5K电阻到Vcc，您这里上拉阻值为2.2K。
另外，不知reset这里引脚的时序是否符合上电时序，或者说上电时序是否满足datasheet中给出的
,
clare zhou：
谢谢帮助，的确是reset脚上电时序的问题，另外遇到另一个问题，就是，我的reset脚接的单独的按键reset，我多按几次reset后，发现1号脚的tx_clk消失了，请问知道这个可能是什么原因导致的？
,
Kailyn Chen：
您好，通常reset引脚我们可以接主控的GPIO来控制它的时序。
您这里提到多次按reset，tx_clk消失，我想在多次按reset按键之后，DP83848 应该处于一个不稳定或者无定义的状态，TX_CLK是不能稳态输出的。
,
clare zhou：
非常感谢Kailyn的解答，应该是硬件上的问题，现在phy可以通信了.
,
Kailyn Chen：
您好，非常感谢您的反馈，很高兴您的问题得以解决，后续遇到什么问题，大家一起讨论，一起成长。
