TI中文支持网
TI专业的中文技术问题搜集分享网站

How to design a PLL clock circuit that can receive a WordClock input and output BCLK

Other Parts Discussed in Thread:SRC4192EVM, LMK61E2, SRC4192, CDCM7005

I am designing an audio circuit, the circuit needs to synchronize the external clock, the clock is a professional audio commonly used WordClock (sampling rate is typically 44.1kHz to 192kHz TTL).
For example, WC48kHz, multiplier 256 times to 12.288MHz
What chip or circuit should I choose?

What is Word Clock?

Kailyn Chen:

Hello,

For any PLL requirement, I would recommend to use the TI Clock Tree Architect tool to generate your required clocks, which will recommend you the part for your clocks requirement.https://www.ti.com/tool/CLOCK-TREE-ARCHITECT

According to your requirement, it generates about 15 products for reference, and I have exported to pdf files, please refer to the attached file.

cta-export_2021-11-15_11;47;9.pdf

,

YOU JIABIN:

噢,没留意我在中文论坛区。音频电路跟随外部时钟,是经常遇到的。刚购买的SRC4192EVM,就有External SRC Clock输入。但他需要的是12.288Mhz等的MCLK时钟信号。

燃鹅,我寻找了Ti关于时钟的芯片,都没有找到合适的48KHz TTL 所同步到 12.288Mhz的芯片和电路,所以在论坛特意请教。

CLOCK-TREE-ARCHITECT,好像最小的输入时钟也要1Mhz~所以出来的答案总是怪怪的

,

Kailyn Chen:

您好,通过SRC4192需要12.299MHz的MCLK input。 12.288Mhz可以通过LMK61E2这款来实现。

另外,您使用的我们哪颗audio器件?可以看下数据手册或者EVM user‘s guide中是否有推荐时钟器件以及电路。

,

YOU JIABIN:

使用的是SRC4192芯片。

LMK61E2好像不能接受外同步信号?需要寻找一款具备外同步的的时钟芯片

,

Kailyn Chen:

您好,是的,LMK61E2是内部集成了晶振。

根据您的应用架构,我找了几款倍频器件,但是对输入频率有要求,达不到48KHz这么低的输入。

然后clock  tree这几款导出的器件中,CDCM7005的输入是可以DC,所以48KHz输入是没问题的。我没有找到这款器件的GUI所以没有实际去配一i下,您这边可以自己验证下,倍频256的话可能主要考虑输出jitter的问题。所以可能需要您这边实际验证下。

赞(0)
未经允许不得转载:TI中文支持网 » How to design a PLL clock circuit that can receive a WordClock input and output BCLK
分享到: 更多 (0)