现在主控出来jitter是50ns,
从端Jitter是2ns,
我想中间加DIX4192 or SRC4392
來優化jitter是否可行?
Amy Luo:
您好,
我需要确认下,我会尽快回复您。感谢您对 TI 产品的关注。
现在主控出来jitter是50ns,
从端Jitter是2ns,
我想中间加DIX4192 or SRC4392
來優化jitter是否可行?
您好,
我需要确认下,我会尽快回复您。感谢您对 TI 产品的关注。
DIX4192: AES音频输入输出接口问题咨询;
DIX4192: 要读取或者写入状态和用户数据寄存器的逻辑是什么?
DIX4192: Problems sending and receiving user data through SPDIF
How to design a PLL clock circuit that can receive a WordClock input and output BCLK
Reading and writing datas on DIX4192-Q1 chip
ADS1263: ADS1263芯片,DIN引脚的异常状态