TI中文支持网怎么将一个高速模拟信号（50MHz,幅值在2~6V,模拟信号部分位置的变化率高达500V/us）的幅值按一定比例缩小(缩放比例在1/4~2/3),最后该信号会通过电容交流耦合至AFE的前端输入.请问有什么芯片或设计方案推荐吗？最后再请问一下像这样高速的模拟信号在PCB上传输时设计上有什么特殊要求吗？
Amy Luo：
您好，
关于幅值按一定比例缩小，请查看下面FAQ中的方法：
https://www.ti2k.com/wp-content/uploads/ti2k/DeyiSupport_放大器_3482726
如果使用运放的话，可以从“高速运算放大器 ”里根据带宽、SR等参数要求从下面选型链接里筛选：
https://www.ti2k.com/wp-content/uploads/ti2k/DeyiSupport_放大器_products.html
关于PCB设计，TI的产品在其 datasheet 最后部分，一般都有 Layout Guidelines，非常建议按照 datasheet 的 Layout Guidelines进行设计PCB，另外，在网上搜索“高速模拟信号PCB设计”，也会看到有很多走线方法
