TI中文支持网您好！我想请教下关于F28m35中shared RAM的理解。
1、如果C28向S0 RAM中写程序，M3从该位置读程序，那么就涉及到两个核对RAM的访问。那么这个读写是不是同时发生的？如果不能同时发生，那么在不同的project中如何协调这个读写的过程的呢？
2、另外我想问下，下面程序中语句中&g_sIpcController1是干嘛的？
IPCMtoCDataWrite(&g_sIpcController1, pulMsgRam[0],(unsigned long)usWWord16,
IPC_LENGTH_16_BITS, ENABLE_BLOCKING,
NO_FLAG);
3、当我的数据涉及正负，是不是要把例子中unsigned 改成signed？
Eric Ma：
timberrain,
1，如果两个核同时对shared ram的同一个单元访问，芯片有仲裁的机制，详情可以查看reference guide 5.1.1.4.
1. M3 CPU Access (RD/WR)
2. M3 uDMA Access (RD/WR)
3. C28 CPU Data Read
4. C28 CPU Write (Data/Progra
5. C28 CPU Program Fetch/Re
6. C28 DMA Access (RD/WR)
2. 这个是在哪个例程中的？双击该变量就可以查看变量的定义。
3. 是，要将变量编程有符号位。
-Eric
