TI中文支持网
| PCIE源端差分时钟经过测量抖动较大，不改变源端的情况下，如何进行去抖处理再连接到PCIE设备，有没有老哥用过去抖这样的芯片 |
Kailyn Chen：
您好，我们有很多时钟去抖动和时钟合成芯片，您的输入输出频率是多少？PCIE时钟信号是什么电平类型的？
您看下去抖动芯片的选型链接，是否有满足您要求的芯片：
https://www.ti.com/clocks-timing/jitter-cleaners-synchronizers/products.html#
user6017087：
回复 Kailyn Chen:
输入输出要求都是差分100MHZ，hcsl电平标准，我看了咱们这边的去抖芯片，没发现有pcie时钟去抖这种用法。
user6017087：
回复 Kailyn Chen:
咱们这边的时钟去抖芯片输入端没看到支持hcsl电平标准的
Kailyn Chen：
回复 user6017087:
您好，很抱歉没有，常用的几种电平LVDS， LVCMOS，LVPECL电平。
Kailyn Chen：
回复 user6017087:
您好，我看了下时钟发生器，CDCI6214这款适合用于PCIE的应用，并且输出可以时HCSL电平，但是这是一款去抖动的时钟合成器，输入可以是XTAL， LVCMOS，输出可以HSCL电平。 您是不需要时钟合成，目前已经有100Mhz的HCSL的PCIE时钟信号，只是想经过去除抖动是吗？ 这样的话，就没有满足输入也兼容HCSL电平的时钟芯片了。
www.ti.com/…/CDCI6214
user6017087：
回复 Kailyn Chen:
是这样的，目前是已有100MHZ hcsl差分时钟，只想选一个器件去除抖动，输入输出都是hcsl 的pcie 100MHZ电平标准时钟
Kailyn Chen：
回复 user6017087:
您好，这样的话就没有满足您需要的时钟芯片了呢。
给您带来不便非常抱歉。
