TI中文支持网Other Parts Discussed in Thread:TS3DV642
想跟贵司这边咨询一下TS3D642的一些问题，请帮忙解答一下，谢谢。问题如下：
一、12通道中，每个通道是否都做了差分、等长处理？还是只是D0-D3接口做了差分而已？
二、如果输入换成LVDS，有5组差分输入，4组差分接D0-D3，那剩余的一组时钟是否可以接SCLA&SDA这一组呢？
三、动态特性的拆入损耗、回波损耗怎么理解？
Kailyn Chen：
您好，您是指的TS3DV642 这款switch芯片吧？ 型号跟您再确认下。
,
user6243605：
是的呢
,
Kailyn Chen：
您好，关于您的三个问题，
1，您这里应该指的是我们在layout时对差分信号的处理吧，差分信号尽量做到等长，等间距，差分线长尽量控制在5mil内。
2. 可以的。
3. 插入损耗或者回波损耗，在网上也有很多介绍的，简单来将，插入损耗主要指的是信号电压的幅值相对原来信号的减小，回波损耗是由于阻抗不匹配导致的一部分信号被反射回到信号源，造成的损耗。
,
user6243605：
您好，关于第一点，我指的是芯片内部的设计呢。外部的设计我们会按照您的建议做差分和等长处理。
,
Kailyn Chen：
您好，内部具体设计我这边没有参考资料，但芯片内部应该是最优化的设计， 并且datasheet中给出了插值损耗和回波损耗的参数。
,
user5079301：
Kailyn Chen 说：
您好，您是指的TS3DV642 这款switch芯片吧？ 型号跟您再确认下。
,
user6573104：
您好，请问一下用这款芯片用来做纯粹的两个DP信号切换的话，D0-D3的顺序是否可以调换？
