TI中文支持网用ADS1281做3路同步数据采集 参考其他帖子及手册，将ADS1281的输入端短接测噪声，示波器观察输出数字信号有13位抖动，数据均值为4000多，按LSB计算噪声就达到了10uV，按照信噪比计算的理论噪声应该是10位，所以想知道我这边电路实测的噪声可能是哪里引入，ADS1281对PCB布局有没有什么特殊的要求。
测试模拟电源正负2.5V的电源纹波峰峰值是70mV左右，参考电源正负2.5V的电源纹波峰峰值是58mV左右。
配置的data SPS是250，时钟CLK是4.096MHz，SCLK是1/2CLK，SPI接口、时钟都是由FPGA提供。
user151383853：
这么高精度的器件, 被你测出这么低水准的性能?
怀疑你的电路和环境还达不到这个器件发挥性能的条件, 有点辱没了的感觉
Wayne Wang：
内部噪声一般来自AD自身的量化噪声，外部的话噪声来源有很多，比如电源，参考电压，板子上的干扰都有可能。另外，从你的数据来看2.5V的参考电压纹波有点高了。
Hawk Tong：
回复 Wayne Wang:
时钟信号（CLK）如何给定的？
把你的相关电路以及PCB传上来看看。
HUAI JIE：
回复 Hawk Tong:
附部分原理图，个人感觉可能是参考电压带来的影响，没有选择推荐的REF5025，而选了ADI更低噪声，低温漂的ADR4525，可能不适合Σ-△型模数转换。
