Δ-∑型ADC的前级仅需要简单的RC抗混叠滤波电路

我想请教下，为什么Δ-∑型ADC的前级仅需要简单的RC抗混叠滤波电路，理论上它和SAR型ADC一样都是开关电容输入结构，应该对于输入端的电压建立时间要求很高，即建立到0.5LSB以内误差的时间应该小于采集时间。但是实际上我看Δ-∑的ADC都没有考虑这个建立时间，都只考虑了简单的抗混叠情况，而抗混叠滤波器的带宽比较低，因此建立时间远远大于0.5LSB以内误差的建立时间，我想知道为什么会这样。因为Δ-∑的调制器采样频率非常高，其对于建立时间应该更严格才对

Kailyn Chen：

您好，您的这个问题和https://e2echina.ti.com/support/data-converters/f/data-converters-forum/783627/ads127l01—adc-rc-sar-adc-rc 相同。

我同事已经给了回复，这里我就先关掉了。

后续有什么问题，大家再一起讨论都是可以的。

,

Jack W：

您好，尊敬的TI工程师：

可否您这边也参与一起讨论下？

,

Kailyn Chen：

您好，我和我同事的意见和建议都是一致的。

如果其他问题，再讨论。

,

Jack W：

好的，您的同事已经给了我想要的答案，非常感谢

,

Kailyn Chen：

不客气，论坛就是一个大家好像讨论的地方，后续有任何问题，再讨论。

那这个帖子我暂时就先关闭了。