TI中文支持网
TI专业的中文技术问题搜集分享网站

ADC的差分输出隔离问题

目前,使用了5片ADS1675设计5通道采集,最后连接到FPGA。现在想对ADC输出做隔离,而1675输出由三对差分对,(1)SCLK(2)DOUT
(3)DRDY,

而时钟CLK是32M,三倍以后SCLK就是96M,我想问一下,怎么对这个三对差分线做隔离。

有人推荐用网口变压器做,这种方案可行吗?如果有其他方案,请告诉我一下。万般感谢!

Kailyn Chen:

不知您为什么要做隔离,那直接选择带隔离的ADC呢?http://www.ti.com/lsds/ti/data-converters/adcs/isolated-adcs-overview.page

ZYL:

回复 Kailyn Chen:

你好,这是5通道采集,相互之间可能存在干扰,所以需要做隔离,现在芯片不能更换,只能做个隔离。

ZYL:

回复 Kailyn Chen:

ISO7820LL 高性能 8000 VPK 增强型双通道数字隔离器,能采用这个嘛

Kailyn Chen:

回复 ZYL:

ISO7820的data rate最高为100Mbps,最高是50Mhz 频率。

ZYL:

回复 Kailyn Chen:

你好,ISO7820是100Mbps,而ADS1675的时钟输入是32MHz,那它的LVDS输出是时钟的三倍(数据手册23页有),我想这个隔离芯片能不能行,之前用了ADI的LVDS隔离芯片ADN4650出现的了问题,想现在试一试ISO7820。

ZYL:

回复 Kailyn Chen:

你好,麻烦你看一下。

赞(0)
未经允许不得转载:TI中文支持网 » ADC的差分输出隔离问题
分享到: 更多 (0)