TI中文支持网
你好，我在给ADS1299通电后，CS拉低，START信号拉高，记录到DRDY波形异常，本来应该是高电平到低电平的一个拉低代表数据好了，现在波形显示低电平居多，如果您知道可能的原因请告知我，我做排查，目前没有找到原因，比较崩溃
Amy Luo：
您好，
DRDY 行为取决于设备是处于RDATAC模式还是使用RDATA命令读取数据，您是使用的RDATAC还是RDATA，数据手册中Figure46和Figure47有对应的时序图，可以用示波器测量波形对比一下时序是否正确。
Kailyn Chen：
1）先检查SCLK的脉冲是否没问题
2）SCLK是否有噪声尖峰，导致ADC误认为这些尖峰也是有效的脉冲信号。
3）host的IO口电平和ADS1299的IO电平是否兼容？
xyz549040622：
单独抓这么一个波形没有意义，你的配合其他波形看，比如SCLK才可以定位问题出在哪里。
user5809302：
回复 Kailyn Chen:
感谢您的回复，我有个疑问，我的板子通上电的时候，主机这时候还没有给AD sclk，我不知道这么理解对不对
user5809302：
回复 xyz549040622:
感谢您的回复，我有个疑问，板子通上电的时候，主机这时候还没有给AD sclk，我不知道这么理解对不对
xyz549040622：
回复 user5809302:
取决于你的程序设计，ad芯片是从机，只有主机访问的时候，才有sclk时钟的。
user5809302：
回复 xyz549040622:
所以AD通电以后直接出来的那个DRDY信号应该跟SCLK没什么关系吧，这个阶段还没有跟主机通信啊
xyz549040622：
回复 user5809302:
只要没对AD进行操作，出来的DRDY信号就可以忽略了。
user5809302：
回复 xyz549040622:
哦哦，是这个意思啊，也就是通信之前，DRDY信号异常其实没什么影响
xyz549040622：
回复 user5809302:
对的。
