OPA690: 使能引脚使用问题
Part Number:OPA690 hi 你好,咨询下OPA690的使能引脚控制问题,从规格书上,此引脚Disable the op amp (low = disable, high = enable) 1、但其Electrical Ch...
Part Number:OPA690 hi 你好,咨询下OPA690的使能引脚控制问题,从规格书上,此引脚Disable the op amp (low = disable, high = enable) 1、但其Electrical Ch...
Other Parts Discussed in Thread:OPA695, OPA690 电路如图,OPA690替代OPA695,以下输入均为50KHz,200nS脉冲,测量的波形来自采样点。(请关注脉冲宽度) 输入波形为蓝色,采样点波...
本人最近想用放大器驱动串联谐振电路,想请教一下,运放最大输出电流与后级电路是否有关?例如opa690的最大输出电流190ma,运放实际输出电流是否可达到该值? user6175078: 回复 user151383853: 谢谢!晚些看到了 ...
各位前辈,小弟最近项目中使用opa690搭建同相比例电路,前级使用A_D _I的ADG1204做1分4切换开关,信号输入为Vpeak=2-3V的6.4MHz正弦信号,模拟开关输出每路接一个opa690运放搭建的同相比例放大器,驱动后级负载,...
Amy Luo: 您好, 可以把两级放大的电路也贴上吗 user3888407: 回复 Amy Luo: 不好意思,还有就是发现ina33a的供电时正负2.5,因为他的压差不能超过5.5V,然后opa690时正负5V,想问下有什么办法能够只...
想设计一个10KHZ中心频率,增益为1V/V,阻带衰减速率>40dB的带通滤波器,我使用了WEBENCH和filterpro进行电路设计,但是实际按照图纸做出来的效果很差,用TINA仿真数据也跟参考设计完全不一样,目前还没找到原因,希...
您好,如图是我按照datasheet的reference design的原理图,实际Va和Vd均为3.36V,FPGA输出到CLK和D0..D13高电平为3.44V。现在发现输出,不论是OPA690还是Iout端均为0。CLK频率为10kH...
从仿真上看,输出的方波低电平近似为零,但是按照图中参数搭出的电路进行测试,发现方波的低电平幅值较大,约为1V左右,这个方波是要输给后端的数字器件,1V的低电平会让数字器件误动作 现在有什么方法可以将方波的低电平尽量降低,最好降到0.5V以下...
手上没有更宽的带宽的运放了,用OPA690做同向2倍放大时,信号为10M,可测出来的始终是50多M的噪声,不知道是什么问题。请大神指点一下吧。 我还是想要问一下,OPA690可以将100M的信号进行同向放大吗?? bin li1...
怎么解决级联损失的那6dB的增益呢?还有就是功耗太大,容易烧芯片。。。怎么解决呢 shuai wang10: 回复 KW X: 去掉的话会不会有严重的信号反射?或者匹配问题呢? KW X: 回复 shuai wang10: 亲,这两电阻有一...