OSC_2X(Doubler)对LMX2595环路特性的影响
大家好,最近我在使用TI的LMX2594/LMX2595系列的PLL,使用过程中发现使用参考时钟Doubler和不使用Doubler的环路特性完全不同。设置Fosc=100MHz,OSC_2X=X2,Fpd=200MHz时,环路很平缓下降;...
大家好,最近我在使用TI的LMX2594/LMX2595系列的PLL,使用过程中发现使用参考时钟Doubler和不使用Doubler的环路特性完全不同。设置Fosc=100MHz,OSC_2X=X2,Fpd=200MHz时,环路很平缓下降;...
大家好,关于LMX2594有两个问题。第一个是AB输出单端使用,软件均配置为VCO输出,这时候,AB两路输出是否同频同相,或者相位差是固定的。 第二个问题,关于输出阻抗,有没有一个随频率以及外围电路变化而变化的阻抗曲线,我想要2594大的输...

我使用了单片LMX2594做一个频率源,我把SYSREF RAMPCLK RAMPDIR 28 30 32引脚给接地了,没有按照官方评估板,请问这三个引脚接地了,是否能正常工作; 我之前用单片LMX259...
问题: 单环PLL,参考频率200MHz,鉴相频率200MHz,输出频率4.7GHz,观察输出频率发现在载波两侧100MHz处存在杂散,且无论我如何修改鉴相频率,输出频率,电荷泵电流,调制器阶数都无法定位杂散原因并消除; 双环PLL,采用参...

Hi, LMX2594的问题 PLL频率锁定后,其Lock detect输出电平不稳定,目前反馈阻容是按照datasheet取值布局的,那可能的原因还有哪些呢? 目前想实现频率跟踪功能,如果从其他频率跳到某个频率时,PLL有一定概率失锁。但...
你好,我在使用LMX2594时出现锁定十几秒钟后重新失锁的问题。在锁定的这十几秒中,信号输出正常,muxout也是拉高的。失锁之后,信号无输出,muxout同时也变低。请问造成这个现象主要是哪方面原因?我的寄存器配置为全配置,由TICS p...

LMX2594配置: 参考信号:100MHz LVDS 输出信号:13.1GHz PFD:200MHz RFoutA输出有2GHz的杂散信号,幅度为-42dBm左右。 更改RFoutA的输出频率分别为7.1GHz/9.1GHz/11.1GH...
LMX2594寄存器初始化后输出频率是正确的,R0最后写入的是0x251C,为什么锁相环的输出锁定状态还是低电平?有哪位知道的话,麻烦帮忙指点下。(我是使用ARM ST32F103T8写的寄存器) Kailyn Chen: 您好...

关于LMX2594 有下几个问题: 1. RFOUTB 不用是否可以NC , 如果NC 是否会导致 失锁!同样syn ramp 等功能不用的话对应的pin 是否可以NC. 之前看 技术回帖说建议下拉到地,...
资料里这一块有些看不懂,在仿真软件里尝试输入各种值,对仿真结果也没有任何影响。请问有大神可以指导一下这个功能如何使用吗?现在实现10k的步进,杂散只有55dBc。或者有其他方法优化杂散也行。 Kailyn Chen: mash_seed的作...