标签：ADS127L21

ADS127L21: 并行8通道数据采集中，DOUT数据通道输出会随机全零

2025-06-23user3695898阅读(167)赞(0)

Part Number:ADS127L21Other Parts Discussed in Thread:ADS1283 8通道并行采集中，共用同一个DIN信号设置参数，SYNC,CLK与SCLK也是同一个信号，但是DOUT信号会随机出现整...

2025-06-10user3695898阅读(118)赞(0)

Part Number:ADS127L21 在项目中采用了FPGA连接ADS127L21进行数据采集，驱动程序中设置了MCLK为24.576MHZ，sclk为12.288Mhz，下图为时序图，将start拉高，CS拉低，SDI信号写入了CO...

2024-07-29Zhenrong Liu阅读(254)赞(0)

Part Number:DAC82002Other Parts Discussed in Thread: DAC8830, ADS127L21 我最近在做一个设计，需要用到两路DAC，我之前使用过DAC8830，它的噪声性能非常好，为了节省...

2024-07-15Zhenrong Liu阅读(182)赞(0)

Part Number:ADS127L21 我注意到08h寄存器关于CLK_DIV选项的描述有这样一段话，意思是“选择2分频或16分频时，会强制中速模式下低延迟滤波器的OSR为其他速度模式下的值”，我对这个描述不是很...