标签：6678SRIO

2016-05-28C6000_Multicore阅读(249)赞(0)

使用FPGA V6给6678发送数据，速率配成5Gb，使用四个1x，现象是只能收到中断，DDR里却没有数据，从FPGA那端看，数据已经发送给FPGA的srio内核了说，这个有可能是什么原因？在6678那边有没有什么途径可以看FPGA是不是有...

2016-05-26C6000_Multicore阅读(365)赞(0)

请问 6678的srio例子中srio interrupt里哪个寄存器可以看到外部发来的doorbell中携带的info 是在dio模式下 Allen35065： doorbell的info直接映射到doorbell中断bit位上，信息是看...

2016-05-22C6000_Multicore阅读(150)赞(0)

我用fpga nwrite方式向6678写数 然后看ddr3内存 点内存界面的持续刷新时 内存数据不变 点刷新时内存数据变化 有的时候只有srio初始化的时候内存数据变一下 请问问题可能出在哪 ying jiang： 回复 Allen350...

2016-03-04C6000_Multicore阅读(148)赞(0)

各位工程师好         我在使用c6678的srio与fpga通信的时候出现了一些问题： 1.情况描述：      ...

2016-01-07C6000_Multicore阅读(322)赞(0)

    您好！我的开发板是TMDXEVM6678LE，在与自己制作的带AMC 边沿连接器插座的接口板连接时，由于方向不慎接反，导致开发板出现冒烟现象，开发板背面的芯片：M430F5435目测已烧坏。   &nb...

2015-09-02C6000_Multicore阅读(269)赞(0)

现在测试DSP的SRIO与FPGA数据通信。 FPGA板，Xilinx V7系列。 DSP板是6678的demo板。 DSP为master，FPGA为slave。 4Lane模式，2.5GHz。 每次读取0x200 byte。 FPGA的程...

2015-08-31C6000_Multicore阅读(110)赞(0)

项目中使用TMS320C6678的demo板，FPGA选用的是Xilinx的V7系列，之间采用SRIO进行数据通信。 DSP为master，FPGA为slave模式。 速率：3.125G 模式：4Lane DSP程序，论坛上的SRIO范例程...

2015-08-09C6000_Multicore阅读(321)赞(0)

（1）测试工程只有SRIO程序，可以收到门铃中断，并清除。但是最后的大工程包括多核数据处理，以太网。UART，可以收到门铃中断，但是发现无法清除门铃中断标志位？谢谢 （2）第二个问题是大工程是8核同时运行， 单词执行数据处理函数的...

2015-08-07C6000_Multicore阅读(132)赞(0)

请问哪位有c6678与FPGA使用SRIO进行通信的例程，本人刚刚接触DSP，感觉无从下手，希望结合例程学习一下，谢谢 Allen35065： 首页有K1 STK的例程，包含了SRIO的例程，FPGA的例程需要咨询FPGA厂商。