TI中文支持网CDCM61001无时钟输出。逐个管脚测了下，除REG_CAP1和REG_CAP2两个管脚状态不对（恒为低），其他管脚上电后状态与正常板子一直。能确定是芯片坏了吗？还是可能有其他问题。
Kailyn Chen：
不一定是芯片坏了，控制引脚CE是否拉高，enable 输出？ 否则CE=0， output disable。
user4833835：
回复 Kailyn Chen:
CE接上拉电阻，一上电就为高，我用示波器测过，是高电平
user4833835：
回复 Kailyn Chen:
什么情况会造成REG_CAP2和REG_CAP1两个信号为低电平呢。正常板子有电压的
