TI中文支持网此电路用来检测脑电波的信号，性能要求此电路的共模抑制比要达到不低于80dB，而现在实测只能达到67dB，想知道，影响电路共模抑制比的因素有哪些？如何去提高电路的共模抑制比？
user151383853：
运放是差分信号放大器, 但会对共模信号能够进行放大，主要来源于下面几个原因：（1） 运放差入输入级的不匹配。这又可分为以下的原因引起的不匹配： 1) 源极或漏极电阻的不匹配， 2) 信号源电阻 3) 栅极-漏极之间的结电容 4) 正向跨导的不匹配 5) 栅极漏电流（2） 拖尾电流源的输出阻抗（3） 拖尾电流源的寄生电容会随频率的变化而变化
Jason Shen：
从芯片内部来讲， 拖尾电流源的内阻是影响共模抑制比的主要因素，稍微高一点的电源电压，可以稍微提高这个内阻。
从芯片外部来讲，共模信号转换成为了差模信号，从而是共模抑制比降低，所以设计的时候，可以使得正负输入端完全对称，可以稍微提高共模抑制比。
还有就是测试的问题，要测到非常高的共模抑制比，隔离等等也需要做好。
Aaronzhong：
回复 user151383853:
我遇到的这个现象有点奇怪，测量共模抑制比的时候，刚开始测试的时候，共模抑制比是能达到80dB的，然后保持测试状态，大概70秒后，共模抑制比就慢慢开始出现下降的情况，降到80dB以下。然后在INA129输入端的测试输入信号断掉几秒，重新接上，共模抑制比有恢复了，可以达到80dB，再过大概70秒后，共模抑制比又开始慢慢下降了，所以，从测试现象来看，共模抑制比像是在漂移。
Aaronzhong：
回复 user151383853:
我遇到的这个现象有点奇怪，测量共模抑制比的时候，刚开始测试的时候，共模抑制比是能达到80dB的，然后保持测试状态，大概70秒后，共模抑制比就慢慢开始出现下降的情况，降到80dB以下。然后在INA129输入端的测试输入信号断掉几秒，重新接上，共模抑制比有恢复了，可以达到80dB，再过大概70秒后，共模抑制比又开始慢慢下降了，所以，从测试现象来看，共模抑制比像是在漂移。
Aaronzhong：
回复 Jason Shen:
我遇到的这个现象有点奇怪，测量共模抑制比的时候，刚开始测试的时候，共模抑制比是能达到80dB的，然后保持测试状态，大概70秒后，共模抑制比就慢慢开始出现下降的情况，降到80dB以下。然后在INA129输入端的测试输入信号断掉几秒，重新接上，共模抑制比有恢复了，可以达到80dB，再过大概70秒后，共模抑制比又开始慢慢下降了，所以，从测试现象来看，共模抑制比像是在漂移。
