DS90UB934 无输出

参考DS90UB934EVM的设计，硬件配置：

4：OSS_SEL 10 kohm 接VDDIO。

5：OEN 10K ohm 接VDDIO。

6：BISTEN 0ohm接地。（BIST测试通过寄存器0xB3控制）

37：MODE 10K ohm接VDD1V8。

43：RES 0 ohm接地。

44：RE S 0 ohm接地。

46：SEL 0 ohm 接地。

寄存器配置：

并行数据输出和行/场信号输出都是低，PCLK输出96MHz。

配置寄存器0xB3为0x43后进行测试，PCLK输出51.4MHz，并行数据输出和行/场信号输出都是25.7MHz，Lock和Pass为高。

 还有哪里需要配置的？

Kailyn Chen：

LOCK 为高，说明内部PLL 已经锁相，Pass为高，说明FPD link连接是好的。 PDB有没有拉高？另外，您只使用了934吗？ 输入是什么信号？

EricSun：

回复 Kailyn Chen:

PDB拉高了，输入是DS90UB913的相机，POC供电。

Kailyn Chen：

回复 EricSun:

那camera输出的时钟频率是96Mhz吗？camera的HSYNC和VSYNC输出正常吗？另外，DS90UB913是否有输出？
因为目前看来，pass和lock都为高，说明FPD link连接应该是没问题的。

EricSun：

回复 Kailyn Chen:

打开相机后测试DS90UB913使用的外部参考时钟是48MHz，GPIO3是48MHz外部时钟，GPIO2是24MHz，HSYNC和VSYNC以及数据引脚上并没有有效信号。

EricSun：

回复 Kailyn Chen:

解串器输出的PCLK是96MHz，解串器的数据端和HSYNC /VSYNC都为低电平。