您好:
有两个问题请帮忙确认一下。
目前的使用方式是2个处理器的2路HDMI信号进入到TS3DV642进行选择,然后输出到1路HDMI到HDMI连接器上,
1、请问AC耦合电容的位置,是在处理器的HDMI到TS3DV642的通路上,还是加在TS3DV642与HDMI连接器之间?哪一种符合芯片的要求?
2、由于HDMI定义的DDC是5V电平,TS3DV642的I/O电压范围是0~5V,请帮忙确认下,我这里是不是可以将处理器连接到TS3DV642的DDC转换成5V电平,直接连接到TS3DV642上?
Kailyn Chen:
1. 参考datasheet Figure27 的应用,耦合电容加在TS3DV642与HDMI connector 之间。
2. TS3DV642的DDC Clock和DDC data 直接通过上拉电阻到5V即可。
user5277008:
回复 Kailyn Chen:
关于问题2,我已经明确,多谢。
关于问题1,由于目前使用的处理器为NVIDIA Jetson TX2,TX2的HDMI原生为DisplayPort,设计需要对AC耦合完的电路进行处理,见下图,不清楚此时AC耦合电容放置位置是否需要改变?
user5277008:
回复 user5277008:
user5277008:
回复 Kailyn Chen:
您说的这种方式我明白了。
如果我想先按照TX2要求的AC耦合+下拉磁珠/电阻方式处理后,这样两路处理后的TX2的信号接到TS3DV642,然后在TS3DV642后端连接HDMI连接器中间不加AC耦合,这种方式应该也行的通吧?
user5277008:
回复 Kailyn Chen:
对,是两路NVIDIA Jetson TX2
Kailyn Chen:
回复 user5277008:
理论上我认为也是可以的,没问题的。
user5277008:
回复 Kailyn Chen:
好的,明白了,谢谢
ZHU LIKUN:
回复 Kailyn Chen:
您好,Datasheeet上,有如下几句话(P17,Figure 21上面):Note that the TS3DV642 is not
designed for passing signals with negative swings; the high-speed signals need to be properly DC biased
(usually ~1 V from the graphic controller side) before being passed to the TS3DV642.说明TS3DV642 I/O不接受负压,前端经过AC耦合后应该是把直流偏置去掉了,肯定会有负电压存在,请问这样能保证经过TS3DV642的信号不受影响吗??(详细见后面的帖子)
ZHU LIKUN:
回复 Kailyn Chen:
图中箭头部分信号会经过TS3DV642
然后输出到HDMI接口,上诉信号经过AC耦合之后会有负电压存在,实际测试过也会存在:
在TS3DV642数据手册上有如下描述:
请问这种经过AC耦合之后的信号经过TS3DV642之后能保证信号质量或者经过标准HDMI信号测试通过吗???