TI中文支持网是时钟源分至DSP和FPGA pcie处？
Kailyn Chen：
C6657和FPGA 都需要相同频率的时钟是吗？分至DSP和FPGA的话需要考虑终端匹配， 不建议直接分。
可以采用clock fanout器件。
user5282546：
回复 Kailyn Chen:
计划使用gen1的通信速率，主要是C6657没有出来的时钟啊，有一对进的SRIOSGMIICLKP、SRIOSGMIICLKN时钟对，这里给的时钟是250MHz，这一对可以做C6657 PCIE的时钟。如果用X1的话，是不是只需要和EP4CGX75的高速接口连接DSP_PCIe_RX0P、DSP_PCIe_RX0N和DSP_PCIe_TX0P、DSP_PCIe_TX0N收发差分对即可？
Kailyn Chen：
回复 user5282546:
您好，因为DSP的话我这边不是很熟悉，时钟的话，就是说C6657的时钟有了，但是没有时钟源给EP4CGX75提供是吗？
X1 一般接的是crystal。或者您把您的大致架构附上看一下。
user5282546：
回复 Kailyn Chen:
不能粘贴图片好着急。其实就是我前面说的，PCIE X1一般的是收一对差分，发一对差分，参考时钟一对差分。DSP和FPGA通过PCIE通信，收发互联，参考时钟这边DSP是没有出的时钟的，所以不知道该怎么接。又看到些接法是不接参考时钟的，二边各时钟，但是频率一样，异步传输。请问可以要一下你的微信或者电话吗？
