视频时钟发生器 LMH1982 外部 VCXO 疑问

设计中使用 FPGA 输出视频信号的 VSYNC、HSYNC 进 LMH1982 作为输入，目的为输出 148.5MHz 时钟。

提问：若不需要使用该芯片的 FREE RUN 模式，外部 VCXO 是否可以换成固定频率的 27MHz 有源晶振 ，VC_FREERUN 与 LPF 管脚是否可以悬空？

Kailyn Chen：

1. VC_FREERUN 是free run 控制电压，可以通过外部电路设置这个偏置电压，也可以悬空，悬空的话内部电路将VCXO控制电压下拉到地，所以这个悬空与否不是free run mode还是genlock mode没有关系。
GNLK 配置为1 或0才 是决定使用free run mode还是genlock mode。

2. LPF是loop filter 引脚，这个我认为也是和工作在什么模式没有关系， 即使不工作在free run mode，也是可以通过LPF 引脚配置loop filter。
输入可以是27Mhz 有源晶振输入，不过需要将27M_REF = 1。
27M_REF = 0: H sync input signal.
27M_REF = 1: 27 MHz clock input signal. Also, set REF_DIV_SEL =1 and FB_DIV = 1

user4859198：

回复 Kailyn Chen:

假如用 27MHZ 有源晶振（没有压控管脚），LPF是悬空的，PLL1 的工作状态是怎样的？PLL2，3，4可以对HS、VS进行锁相吗？