TI中文支持网您好，我们使用的是TMS320C6416TBGLZA8，采用外部晶振提供dsp的主时钟，晶振频率为40MHz，锁相环外部配置为20倍频。目前遇到的问题是，只要给锁相环供电，即PLLV pin提供3.3V电压，DSP的封装壳体上用频谱仪加开路线测试，就会发现在1.2G频率点出现一个很大的谐波，最大可能达到-60dBm。另外在1G附近，及1.5G附近也有谐波，目前这个问题影响到了我们系统的性能。
请教论坛内的各位专家以及ti的专家，帮忙分析一下这个问题，谐波通过何种手段才能去除掉？非常感谢
Shine：
请问PLLV pin是怎么接的？是按照数据手册Figure 6.接的吗？
rui zhang4：
回复 Shine:
您好，是按照手册上要求的设计的，不过EMI滤波器用的是ACF451832-472，除了指定的两个电容之外，多加了一个10pf的电容，另外PLLV的电源线稍微有点长。我测试了之前其他项目用的板卡，发现在6416T上都不同程度的存在上述谐波干扰。谢谢
