6748连FPGA uPP通讯

6748给FPGA发数据，FPGA收到数据返回给DSP。目前ENABLE、CLK、START相关信号都能看到，并且对照时序图感觉是正确的。就是数据线上始终没有数出现。对DSP发送数据，空闲时数据线上能看到设置的空闲数据，比如0xAA，使用的是8bits数据，但是ENABLE等有效时数据线始终是0。在UPISR寄存器中观察发送状态，EOLQ\EOWQ均置位，表示发送结束，但是ERRQ也置位了，这个internal error不知道怎么出来的。希望有高手调过的指教指教啊……

Tony Tang：

是DSP给FPGA发送时有问题，还是FPGA给DSP发送时有问题？

UPP的DMA配置起来了吗？管脚复用功能设置对了吗?

user4590011：

回复 Tony Tang:

收发都有问题，目前还在调试DSP发。

DMA配置的话就是

UPQD0=&upp_send_data数组,

UPQD1.LNCN=upp_line_count,(64)

UPQD1.BCNT=upp_line_size,(1)

UPQD2=upp_line_offset,(64).

管脚复用应该是对的，因为数据线闲置时能够看到闲置数据赋值,UPIVR.VALB=0xAA，数据线能读到0xAA.

所以不知道问题出在哪里呀

Tony Tang：

回复 user4590011:

附件的BSL包里有upp的例程，可以参考对比一下。