我在调试6416DSP与FPGA（xilinx V7系列）的EMIFA接口过程中遇到一个奇怪的问题，FPGA内部开辟了大小256字节的RAM，DSP与FPGA接口采用16bit异步接口，在DSP读FPGA内部RAM时，在读其中某一个地址时，数据有错，而读其他地址时没错，通过chipscope采过来的时序图可以看到，读错时，数据总线上有毛刺。什么原因造成EMIF读该地址时数据总线不稳定的呢？

Tony Tang：

yw lee在读其中某一个地址时，数据有错，而读其他地址时没错，通过chipscope采过来的时序图可以看到，读错时，数据总线上有毛刺。

我想只好通过这个时序图的特点来分析干扰来源吧。

Shine：

是某一根数据线有毛刺还是随机的？