dsp6701四根片选测试为低，有谁知道该端口的内部电路，该怎么解决该现象

电路上四个片选CE0-CE3都接了4.7k对3.3V的上拉电阻，在观察窗内访问片选的地址，测试片选管脚都为高，片选管脚未有成功拉低的波形。

去掉四个4.7k的上拉电阻，再次测试四个片选，居然都是低电平。

同理，我又用同样的方法测试了AOE,AWE的管脚，该几处上拉电阻是20k现象是一样的。

想问问有没有人知道片选及AOE,AWE这几处的内部电路吗？该怎么解释该现象

Shine：

请问EMIF寄存器是怎么配置的？测试的时候，是往EMIF空间写数据吗？