TI C6678DMA跳变读写DDR带宽下降厉害原因

使用TI C6678的EDMA3 TCC0在6678评估板上在MSM SRAM与DDR3之间进行顺序数据读写传输的带宽可以达到10GB/s,而跳变读写传输带宽只有几百兆B/s（比如写一个16KB的数据到DDR3时，按照写一个8Bytes,跳过56Bytes在写下一个8Bytes,跳过56Bytes。。。方式写DDR3的写带宽只有400MB /s），请问进行类似这样的跳变方式读写传输时带宽下降的原因是什么？

Yu Liu7：

可能和突发模式以及非突发模式有关。Prefetch可以部分改善该问题。不过记得目前的预取机制没有间隔pattern的模式，否则对于你的测试用例是有用的。

hard.zol.com.cn/…/90618.shtml

hongzhu guo：

回复 Yu Liu7:

Yu Liu :

您好！

突发模式以及非突发模式指的是ＤＳＰ的ＤＭＡ访问模式还是说ＤＤＲ的访问模式？Prefetch是指C6678 DSP目前没有间隔pattern的模式？

Yu Liu7：

回复 hongzhu guo:

指的DDR。6678有预取功能应该是线性连续的预取，没有支持带间隔跳着预取的。如果有带间隔跳着预取的也许可以对抗DDR非突发下的固有下降。

ghui xu：

回复 Wei:

谢谢 WeiChen 的回复！